RISC: Skirtumas tarp puslapio versijų

Ištrintas turinys Pridėtas turinys
SNėra keitimo santraukos
VP-bot (aptarimas | indėlis)
S Smulkūs pataisymai, kalbos
Eilutė 1:
'''RISC''' (angl. ''{{en|Reduced Instruction Set Computer''}}) – centrinių [[Procesorius|procesorių]] architektūra, pasižyminti paprastesne [[Procesoriaus komandų sistema|komandų sistema]].
 
Palyginti su [[CISC]], procesoriaus komandų daug mažiau (yra netgi teorinė ''RISC'' realizacija, turinti vieną komandą su vienu operandu), jos paprastesnės, dėl to jas įvykdyti užima mažiau centrinio procesoriaus ciklų. Kadangi nereikia kurti sudėtingo komandų rinkinio, galima tiksliai prognozuoti komandų vykdymo laiką (procesoriaus ciklais), inžinieriams lieka daugiau galimybių optimizuoti procesorius, ypač – [[Konvejeris (procesoriaus)|konvejerinį]] komandų vykdymą. ''RISC'' komandos paprastai būna vieno ilgio, kiekviena komanda turi tik vieną arba du operandus. ''RISC'' procesoriuose naudojama daug bendrosios paskirties [[Registras (procesoriaus)|registrų]], sudarančių [[Registrų langas|registrų langus]]. Adresacijos galimybės tokiuose procesoriuose paprastai būna smarkiai apribojamos: esant reikalui, tam tikras [[Atmintis (kompiuterio)|atminties]] puslapis perkeliamas į registrų langą arba atvirkščiai, tačiau komandų, tiesiogiai dirbančių su atmintyje esančiais duomenimis, nėra.